Samsung vyvinul prelomovú trojrozmernú architektúru tranzistorov s názvom 3D Stacked FET. Táto technológia ukladá dva odlišné typy tranzistorov vertikálne na seba namiesto doterajšieho umiestnenia vedľa seba, čím výrazne šetrí drahocenné miesto na čipe. Odborná štúdia spoločnosti získala na prestížnom sympóziu VLSI 2026 ocenenie za najlepší príspevok spomedzi viac ako tisícky prihlásených prác, píše SamMobile.
Samsung, juhokórejský gigant, ktorý dlhodobo patrí medzi najväčších svetových výrobcov čipov, oficiálne oznámil vývoj prelomovej technológie. Táto novinka má pomôcť k zrodu skutočne novej generácie integrovaných obvodov. Konkrétne vyvinul úplne novú architektúru s názvom 3D Stacked FET. Táto architektúra zásadne mení spôsob, akým sú tranzistory na čipe usporiadané. Vďaka tomuto prístupu bude v budúcnosti možné vyrábať oveľa menšie, hustejšie a zároveň podstatne výkonnejšie procesory.
Svoje potenciálne prevratné riešenie Samsung odprezentoval na prestížnej technologickej konferencii VLSI Symposium 2026, ktorá sa konala od 14. do 16. júna 2026. Odborná komisia pritom vybrala vedeckú štúdiu Samsungu ako vôbec najlepší príspevok spomedzi viac ako 1 000 zaslaných prác. Práca inžinierov získala vysoké hodnotenie 8,29 bodu z 10 možných. Štúdia sa tak okamžite dostala medzi hlavné highlighty podujatia a stala sa pevnou súčasťou oficiálnych materiálov konferencie. Tento úspech má veľkú váhu, keďže VLSI Symposium patrí k najdôležitejším svetovým udalostiam, kde vedci a inžinieri diskutujú o najnovších inováciách v oblasti mikroelektroniky.
Koniec fyzických limitov klasického usporiadania
Tradičný pokrok v oblasti čipov sa doteraz opieral o neustále zmenšovanie samotných tranzistorov. Vďaka tomu sa ich na rovnakú plochu zmestilo viac, čo automaticky zvyšovalo výkon a energetickú efektivitu. V súčasnosti však inžinieri narážajú na fyzické limity toho, ako veľmi sa dá samostatný tranzistor ešte zmenšiť. Napriek dekádam inovácií zostávali tranzistory na čipoch usporiadané v podstate stále vedľa seba na jednej dvojrozmernej ploche.
Architektúra sa za tie roky posunula od plochých tranzistorov cez takzvané FinFET štruktúry až po súčasné riešenia typu Gate-All-Around. Samsung teraz prichádza s konceptom, ktorý namiesto horizontálneho ukladania “vrství” dva odlišné typy tranzistorov, konkrétne typ n a typ p, vertikálne, teda priamo na seba. Tento krok dokáže výrazne zmenšiť priestor, ktorý je potrebný pre tranzistory na samotnom čipe.
Vyriešili tri najväčšie výzvy
Hoci vertikálne ukladanie tranzistorov na seba znie na prvý pohľad jednoducho, v praxi prináša množstvo kritických problémov. Vývojári museli vyriešiť komplikované napájanie, zabezpečiť rovnomernosť pri výrobe a eliminovať nežiaduce elektrické rušenie medzi vrstvami. Samsung tieto prekážky prekonal pomocou troch kľúčových inovácií.
Prvým krokom bolo nasadenie trikrát vrstvených nanosheet kanálov. Tie sa starajú o dostatočný prietok elektrického prúdu cez túto kompaktnú štruktúru. Druhým bodom úspechu bolo využitie pokročilej technológie epitaxiálneho rastu. Táto metóda umožňuje vytvárať dokonale hladké vrstvy bez akýchkoľvek defektov, čo zaručuje konzistentný tok elektrických signálov. Treťou inováciou je vývoj precíznej izolačnej štruktúry s názvom Middle Dielectric Isolation. Táto štruktúra od seba obe vrstvy tranzistorov bezpečne oddelí bez toho, aby to malo negatívny vplyv na celkový výkon.
Samsung funkčnosť celej technológie úspešne demonštroval pri vzdialenosti medzi susednými hradlami tranzistorov na úrovni 42 nanometrov. Tento úspech jasne naznačuje, že nová 3D architektúra sa bude dať v budúcnosti bez problémov aplikovať aj na pokročilé výrobné procesy. Navyše otestoval rovnomernosť technológie tým, že porovnal elektrické vlastnosti viacerých štruktúr po celom povrchu kremíkovej doštičky. Výsledky boli úplne konzistentné.
Novinka teda predstavuje zásadný odklon od tradičného dizajnu smerom k plnohodnotnej trojrozmernej štruktúre. Samsung zatiaľ neprezradil, kedy plánuje túto technológiu nasadiť do masovej priemyselnej výroby.
